maxplus2是一款功能強大的PLD開發(fā)軟件，能夠幫助用戶更好的進行FPGA/CPLD的開發(fā)工作，用戶可以使用軟件完成設計輸入、元件適配、時序仿真、功能仿真等流程，提高工作效率。軟件已經成功破解，內置了完美破解補丁，可以免費解鎖全部功能。

【軟件功能】

　　1、設計輸入，在傳統(tǒng)設計中，設計人員是應用傳統(tǒng)的原理圖輸入方法來開始設計的。自90年代初， Verilog、VHDL、AHDL等硬件描述語言的輸入方法在大規(guī)模設計中得到了廣泛應用。

　　2、前仿真（功能仿真），設計的電路必須在布局布線前驗證電路功能是否有效。（ASCI設計中，這一步驟稱為第一次Sign-off）PLD設計中，有時跳過這一步。

　　3、設計編譯，設計輸入之后就有一個從高層次系統(tǒng)行為設計向門級邏輯電路設轉化翻譯過程，即把設計輸入的某種或某幾種數據格式(網表)轉化為軟件可識別的某種數據格式(網表)。

　　4、優(yōu)化，對于上述綜合生成的網表，根據布爾方程功能等效的原則，用更小更快的綜合結果代替一些復雜的單元，并與指定的庫映射生成新的網表，這是減小電路規(guī)模的一條必由之路。

　　5、布局布線，在PLD設計中，3-5步可以用PLD廠家提供的開發(fā)軟件（如 Maxplus2）自動一次完成。

　　6.后仿真（時序仿真）需要利用在布局布線中獲得的精確參數再次驗證電路的時序。（ASCI設計中，這一步驟稱為第二次Sign—off）。

　　7、生產，布線和后仿真完成之后，就可以開始ASCI或PLD芯片的投產

【軟件特色】

　　1、開放的界面，支持與Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。

　　2、與結構無關，系統(tǒng)的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可編程邏輯器件，提供了世界上唯一真正與結構無關的可編程邏輯設計環(huán)境。

　　3、完全集成化，設計輸入、處理與較驗功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，這樣可以加快動態(tài)調試、縮短開發(fā)周期。

　　4、豐富的設計庫，提供豐富的庫單元供設計者調用，其中包括74系列的全部器件和多種特殊的邏輯功能（Macro-Function）以及新型的參數化的兆功能（Mage-Function）。

　　5、模塊化工具，設計人員可以從各種設計輸入、處理和較驗選項中進行選擇從而使設計環(huán)境用戶化。

　　6、硬件描述語言（HDL），軟件支持各種HDL設計輸入選項，包括VHDL、Verilog HDL和Altera自己的硬件描述語言AHDL。

　　7、Opencore特征，軟件具有開放核的特點，允許設計人員添加自己認為有價值的宏函數。

【破解說明】

　　1、運行"PCALTERA32BIT"目錄下的"SETUP.EXE",

　　點擊Install SoftwareMAX+PLUS II BASELINE Software安裝軟件。

　　2、第一次運行MAX+plus II時，會彈出一個"遵守協(xié)議"對話框，

　　用鼠標將內容下拉到最后， 選擇“OK“。

　　3、將安裝盤目錄下的授權文件,復制到MAX+plus II的安裝目錄下（如"C:MAXPLUS2"目錄）。

　　4、再次啟動MAX+plus II，選擇菜單[Option]->[Setup]功能，

　　在彈出的對話框中，按"Browse"按鈕，選擇剛才復制的授權文件，

　　確認退出，退出MAX+plus II開發(fā)環(huán)境，再次運行MAX+plus II即可。